コンテンツへスキップ ナビゲーションに移動
  • English
  • 日本語

Luffca

  • トップページHome
  • サービスServices
  • ブログBlog
  • 論文Publications
  • お問い合わせInquiry

ブログ

  1. HOME
  2. ブログ
multiple-object-tracking-bytetrack
2023-06-10 / 最終更新日時 : 2023-06-09 admin Object Tracking

ByteTrack: Multi-Object Tracking by Associating Every Detection Box

この記事では、2021年に発表された多物体追跡(Multiple Object Tracking)手法のByteTrackについて解説しています。

riscv-bitmanip-extension
2023-05-27 / 最終更新日時 : 2023-05-26 admin RISC-V

RISC-V Bit-Manipulation ISA-extensions

この記事では、2021年11月にRatifiedされた「RISC-V Bit-Manipulation ISA-extensions」に基づいて、RISC-VのBit-Manipulation拡張の概要を紹介しています。

multiple-object-tracking-deepsort
2023-05-13 / 最終更新日時 : 2023-06-09 admin Object Tracking

DeepSORT: SORT with a Deep Association Metric

この記事では、2017年に発表され、現在の多物体追跡(Multiple Object Tracking)に影響を与えているDeepSORTについて解説します。

gemm-riscv-vector-part3
2023-04-22 / 最終更新日時 : 2023-04-21 admin Simulator

GEMM based on the RISC-V Vector Extension (Part 3)

Luffcaでは、RISC-Vベクトル拡張に基づくGEMM互換の浮動小数点行列積カーネルを作成し、AraのRTLシミュレータを用いて性能を評価しました。

multiple-object-tracking-sort
2023-04-08 / 最終更新日時 : 2023-05-05 admin Object Tracking

SORT: Simple Online and Realtime Tracking

この記事では、2016年に発表され、現在のMultiple Object Tracking(MOT)に影響を与えているSORT(Simple Online and Realtime Tracking)について解説します。

gemm-riscv-vector-part2
2023-03-25 / 最終更新日時 : 2023-03-24 admin Simulator

GEMM based on the RISC-V Vector Extension (Part 2)

Luffcaでは、RISC-Vベクトル拡張に基づく行列積カーネルの転置行列対応のために、AraのRTLシミュレータを用いてベクトル ロード/ストア性能を評価しました。

riscv-gpgpu-vortex-part2
2023-03-11 / 最終更新日時 : 2023-03-11 admin Simulator

Vortex: OpenCL Compatible RISC-V Based GPGPU (Part 2)

この記事では、RISC-VベースのオープンソースGPGPUであるVortexのOpenCL対応について紹介します。

gemm-riscv-vector-part1
2023-02-25 / 最終更新日時 : 2023-03-11 admin Simulator

GEMM based on the RISC-V Vector Extension (Part 1)

Luffcaでは、RISC-Vベクトル拡張に基づく倍精度、単精度及び半精度浮動小数点行列積カーネルを作成し、AraのRTLシミュレータを用いて性能を評価しました。

openblas-riscv
2023-02-11 / 最終更新日時 : 2023-03-11 admin FPGA

OpenBLAS on 32-bit RISC-V Multi-Core

Luffcaでは、OpenBLASを32-bit RISC-Vに対応させ、FPGAボードに8コアの32-bit RISC-V SoCを実装して、GEMMの性能を評価しました。

tflite-micro-naxriscv-simd
2023-01-28 / 最終更新日時 : 2023-01-27 admin FPGA

TFLite Micro on RISC-V Out-of-Order Core with Custom Instructions

Luffcaでは、RISC-V Out-of-Order CoreのNaxRiscvにカスタム命令としてSIMD命令を追加し、GoogleのTensorFlow Lite for Microcontrollersの推論を高速化しました。

投稿のページ送り

  • 固定ページ 1
  • 固定ページ 2
  • …
  • 固定ページ 7
  • »
© 2017-2024 Luffca Inc.
MENU
  • トップページ
  • サービス
  • ブログ
  • 論文
  • お問い合わせ
PAGE TOP